인텔, 핫칩스 2026서 차세대 서버 CPU·GPU 세부정보 공개··· '차세대 추론 시장 노린다'

[IT동아 남시현 기자] 인텔이 현지시간으로 8월 23일부터 25일 사이 미국 캘리포니아 주 스탠퍼드 대학교에서 개최되는 고성능 반도체 및 컴퓨터 아키텍처 기술 심포지엄 ‘핫칩스’에서 ‘인텔 제온 7’에 해당하는 코드명 ‘다이아몬드 래피즈’ 프로세서와 3세대 Xe 아키텍처 기반의 서버용 추론 GPU ‘크레센트 아일랜드’, 일반 사용자용 CPU인 코드명 ‘와일드캣 레이크’ SoC의 세부 정보를 공개했다. 와일드캣 레이크는 올해 6월 출시되어 새로울 것이 없으나 다이아몬드 래피즈, 크레센트 아일랜드의 세부 성능 및 사양을 공개하는 것은 이번이 처음이다.

인텔 제온 7, 18A-P 공정 기반으로 256 코어 될 것

크리슈나칸트 시스틀라(Krishnakanth Sistla) 인텔 펠로우 겸 제온 성능 부문 수석 아키텍트는 “데이터센터 워크로드에 적합한 CPU는 여러 가지 까다로운 요구사항을 충족해야 한다. 스레드별 최고 성능과 시스템 처리량의 균형을 맞춰야 하고, 시스템이 최대로 활용될 때도 전력 효율을 고려하고 사용률이 낮을 때는 적절한 가속 기능을 제공해야 한다”라면서 “확장성도 동시에 갖춰야 한다. 기업, AI에이전트, 클라우드 배포 등 확장 가능한 아키텍처도 중요하고, 엔드투엔드 보안도 필요하다. 우리는 서버 CPU 아키텍처를 구축할 때 이런 맥락 속에서 균형을 맞춘다”라고 말했다.

이어서 “한 가지 확실한 것은 앞으로는 대규모 데이터를 얼마나 효율적으로 다루고 처리하고 보호하는가가 중요해질 것이다. 새롭게 제안하는 팬-아웃 패브릭 아키텍처가 얼마나 효율적으로 작업을 수행할지 중심으로 설명하겠다”라며 발표를 시작했다.

AMD의 코어 복합체(CCX) 구조와 유사하다. 중앙에 인텔 3 공정 기반의 패브릭 허브 타일 두 개가 배치되고, 그 주변으로 인텔 3-T 공정 기반의 베이스 타일 4개가 배치된다. 그 위로 총 16개의 18A-P 공정 기반의 16개 코어 칩렛을 배치한다. 컴퓨팅 베이스 타일 당 코어는 64개여서 총 256코어를 지원하며 공유되는 마지막 레벨 캐시(LLC)는 총 1.28GB에 달한다.

네 개의 컴퓨팅 블록을 연결하는 설계 방식이 ‘팬-아웃 패브릭 아키텍처’다. 우선 주변에 배치된 네 개의 CBB에는 CPU 코어와 L2 캐시, L3 캐시를 배치하고, 중심의 패브릭 허브에 메모리 인터페이스와 입출력 인터페이스, 가속기를 배치한다. 이전의 제온 메시 구조에서는 칩 전체에 이를 분산 배치했으나 새로운 제온 7은 역할을 각각 분리해 코어 수를 쉽게 확장할 수 있도록 했다. 인텔은 4개의 베이스 타일 위에 총 16개의 코어 칩렛을 포베로스 3D 다이렉트로 적층하며, 코어 칩렛과 베이스 타일을 묶어 CBB를 구성한다.

인텔 18A-P 공정은 기존 18A(옹스트롬) 공정을 고도화한 최신 파운드리 공정이다. 18A와 18A-P를 동일 전력과 성능으로 두었을 때 소비 전력은 약 18% 절감됐고 성능은 9% 올랐다. 열저항은 최대 -20~40%까지 줄었으며 비아 저항(서로 다른 층의 기판을 수직으로 연결하는 비아(Via)가 가지는 전기적 저항)도 -10~30% 낮아졌다.

인텔이 완전히 새로운 분산 설계를 도입한 이유는 기존의 메시 구조로 더 이상 수백 개 이상의 코어를 집적하기 어려워졌기 때문이다. 서버 환경에서 AI 에이전트 등의 수요로 코어당 작업 수가 기하급수적으로 늘어나며 현장에서 요구하는 코어 수도 늘어났고, 기존 단일 메시를 계속 확대하는 방식으로는 연결 거리와 트래픽 일관성, 제품 구성 측면에서 부담이 커진다. 그래서 연산부를 CBB로 모듈화 하고 메모리 및 인터페이스는 패브릭 허브로 분리한 것이다. 다이아몬드 래피즈는 모듈화 된 컴퓨트 베이스 타일 구조로 향후에는 256코어 이상의 구성과 사양에 따른 메모리 및 입출력 인터페이스 구성 등도 적용할 수 있을 전망이다.

인텔, 추론용 GPU ‘크레센트 아일랜드’ 핵심 발표

인텔은 지난해 10월 개최된 2025 OCP 글로벌 서밋에서 처음으로 Xe3 기반의 데이터센터용 추론 특화 GPU ‘크레센트 아일랜드’를 공개했으며, 핫칩스 2026에서 세부 사항을 공개했다. 인텔은 지난 2020년 11세대 인텔 코어 프로세서를 공개하며 처음으로 Xe 아키텍처를 발표했으며, 이후 소비자용 제품군에 꾸준히 신규 Xe 아키텍처를 적용해 왔다. 가장 최근에 공개된 아키텍처는 인텔 코어 울트라 시리즈 3에 적용된 Xe3며, Xe3P는 PC 및 데이터센터, 엣지 컴퓨팅 및 워크스테이션 전반에 맞춰 확장한 아키텍처다.

크레센트 아일랜드의 Xe3P 아키텍처는 AI 및 HPC 연산에 맞춰 Xe 코어를 최대 32개로 늘렸으며, 인텔 전용 매트릭스 엔진인 XMX를 기존의 4배 수준으로 행렬연산 파이프라인을 확대했다. 또한 FP8과 FP4 지원을 추가해 저정밀 연산이 가능해지고, 저정밀 비트 계산 시 표현범위를 조절하는 마이크로스케일링 포맷도 지원한다.

과학 계산, 시뮬레이션 연산 등에 쓰이는 FP64 연산도 코어당 8FMA(융합 곱셈-덧셈 연산)에서 최대 64FMA로 8배 증가했으며 레지스터 파일 용량도 두 배 늘려 메모리 접근과 지연시간을 줄이고 활용률을 끌어올렸다. 메모리도 Xe 코어당 L1 캐시 및 SLM 용량은 512KB로 확대됐고, 통합 L2 캐시는 32MB로 늘었다. 대형 모델과 긴 콘텍스트를 수용하면서도 전력 및 비용 효율은 높이기 위해 최대 480GB의 LPDDR5X 메모리를 지원한다.

한편 인텔은 전문가 모델(MoE) 등 최신 AI 추론에서는 메모리 용량도 많이 필요하고, 토큰 생성에 필요한 연산량이 훨씬 커지고 있다고 말한다. 기존에 메타 Llama 2 70B 등의 덴스(Dense) 모델은 매 토큰 생성 시 모델 전체를 읽는 구조였는데, 최근 대형 MoE 모델은 토큰 하나를 처리할 때 일부분만 사용한다. 예를 들어 Kimi K2의 경우 전체 가중치는 7.5배 커졌지만 토큰당 읽는 가중치는 약 4.4배 줄었다. 메모리에 상주하는 전체 모델의 크기는 커졌지만 실제 연산에 쓰는 양은 작아졌다. 이에 따라 메모리 용량은 더 커지고, 추론 효율도 높아져야 한다는 설명이다.

AI 소프트웨어 스택은 vLLM, SGLang 계열의 런타임을 지원하고, 프레임워크는 파이토치를 지원한다. 컴파일러 계층은 트리톤과 SYCL-TLA를 지원한다. 라이브러리 및 개발 도구는 oneCCL, oneDNN, SYCL, 인텔 vTune 및 GDB 등을 지원한다. 기존에 파이토치, 트리톤, vLLM 등 범용 AI 생태계를 활용하는 개발자라면 기존 개발 흐름을 거의 유지하면서 인텔 전용 개발 환경을 처음부터 익히는 부담을 크게 줄일 수 있다. 특히 데이 제로 레디를 통해 하드웨어 출시 시점에 맞춰 드라이버, 런타임, 라이브러리, 프레임워크를 모두 준비하겠다고도 강조했다.

인텔이 Xe3P에 최대 480GB 메모리와 XMX 강화, FP8 및 FP4 지원, 대형 L1 캐시 등을 반영한 점은 인텔 역시 본격적으로 서버용 추론 GPU에 진출하겠다는 의미다. 꼭 서버용 추론 용도가 아니더라도 워크스테이션 수준에서 선택지가 될 수 있다. AI 소프트웨어 스택 설명대로라면 기존에 고가의 엔비디아 GPU를 대체할 부분이 생길 수 있다.

인텔은 이번 발표를 통해 다이아몬드 래피즈, 크레센트 아일랜드의 출시 예정 시기나 구체적인 가격대 등에 대해서는 언급하지 않았다. 인텔은 앞서 컴퓨텍스 2026 로드맵에서 2027년 중 다이아몬드 래피즈를 출시할 것이라고 밝혔고, 크레센트 아일랜드는 올해 하반기 중 고객사에게 샘플을 공급하는 것을 목표로 잡고 있다. 하지만 핫칩스 2026에 등장했다는 말은 이미 핵심 설계와 테스트가 상당히 구체화됐으며 상용화를 위한 개발이 본격적인 단계에 접어들었다고 볼 수 있다.

IT동아 남시현 기자 (sh@itdonga.com)