SK하이닉스, 3세대 10나노급 D램 개발… 빠르면 내년부터 시장 공급

[IT동아 남시현 기자] SK하이닉스가 3세대 10나노급(1z) 미세공정을 적용한 16Gbit(기가비트) DDR4 D램을 개발했다. 2018년 11월, 2세대 10나노 DDR4 D램 개발에 성공한지 10개월만이다.

새로운 3세대 10나노 급 메모리는 단일 칩 기준 업계 최대 용량인 16G에 달하며, 반도체 생산의 기반인 웨이퍼 1장 당 생산할 수 있는 메모리 총 용량도 현존하는 D램 중 가장 크다. 2세대 (1y) 제품 대비 생산성은 약 27% 향상됐으며, EUV(극자외선) 노광 공정 없이도 생산할 수 있어 원가 경쟁력도 향상됐다.

데이터 전송 속도는 DDR4 규격의 최대 속도인 3,200Mbps를 달성했으며, 2세대 8GB 제품으로 만든 동일 용량 모듈보다 약 40% 개선된 전력 소비율을 보인다.

특히 3세대 제품은 이전 세대 공정에 쓰이지 않은 새로운 물질을 적용해 D램 동작의 핵심 요소인 정전 용량(Capacitance)가 크게 향상됐다. 정전용량은 전하를 저장할 수 있는 양, 능력을 뜻하며, D램의 정전용량이 늘어날수록 데이터 유지 시간과 정합도가 상승한다.

D램 개발사업 1z TF(테스크포스) 이정훈 담당은 "3세대 10나노 급 DDR4 D램은 업계 최고 수준의 용량과 속도에 전력 효율까지 갖춰, 고성능/고용량 D램을 찾는 고객들의 수요 변화에 가장 적합한 제품"이라며 "연내에 양산 준비를 마치고, 내년부터 본격적으로 시장 공급에 나서 수요에 적극 대응할 것"이라고 밝혔다.

이번 3세대 10나노 급 미세공정 기술은 현재 차세대 모바일 D램인 LPDDR5 메모리, 기존 D램보다 데이터 처리 및 대역폭을 크게 끌어올린 HBM3 (High Bandwidth Memory3) 같은 SK 하이닉스의 다른 반도체 제조로도 응용될 계획이다.

글 / IT동아 남시현 (sh@itdonga.com)